VERİLOG İLE TAUSWORTHE DENKLEMİNE DAYANAN YENİ BİR RASTGELE SAYI ÜRETECİ TASARIMI


Creative Commons License

HASANBAYLİ M., TAVAS V.

İstanbul Ticaret Üniversitesi Fen Bilimleri Dergisi, cilt.20, sa.39, ss.112-126, 2021 (Hakemli Dergi) identifier

  • Yayın Türü: Makale / Tam Makale
  • Cilt numarası: 20 Sayı: 39
  • Basım Tarihi: 2021
  • Dergi Adı: İstanbul Ticaret Üniversitesi Fen Bilimleri Dergisi
  • Derginin Tarandığı İndeksler: TR DİZİN (ULAKBİM)
  • Sayfa Sayıları: ss.112-126
  • İstanbul Ticaret Üniversitesi Adresli: Evet

Özet

Rastgele sayılar şifreleme, bilgisayar benzetimi, rastgele tasarım gibi birçok alanda kullanılmaktadır. Rastgele sayılar herhangi bir öngörülebilirlik içermeyen rastgele süreçlerden elde edilir. Rastgeleliğin yetersizliği tüm sistemin güvenliğini etkileye bilir. Bu yüzden rastgele sayıların tahmin edilememesi gerekir. Rastgele sayılar oluşturmanın birçok farklı yolu vardır. Rastgele sayıların en önemli özelliği ise bağımsız olmasıdır, böyle olması ardışık sayılar arasında hiçbir ilişki kurulmamasına neden olur. Bu çalışmada Tausworthe denklemine dayanan ayrık zamanlı rastgele sayı üreteci tasarlanmıştır. Tasarımda geri beslemeli kaydırmalı yazmaçlar kullanılmıştır. Tasarım Xilinx yazılımı kullanılarak Verilog donanım tanımlama dili ile gerçeklenmiştir. Önerilen yöntemle üretilen bit dizilerinin rastgeleliğini belirlemek için FIPS test kümesi kullanılmış ve diziler bu testlerden başarıyla geçmiştir.
Random numbers are used in many fields such as encryption, computer simulation, random design. Random numbers are derived from random processes that do not involve any predictability. The lack of randomness can affect the security of the entire system. Therefore, random numbers should not be predictable. There are many different ways to generate random numbers. The most important feature of random numbers is that they are independent, which causes no relationship to be established between consecutive numbers. In this study, feedback shift registers are used in the lunar design based on the Tausworthe equation. The design was implemented with Verilog hardware description language using Xilinx software. FIPS test set was used to determine the randomness of the bit strings produced by the proposed method and the strings passed these tests successfully time random number generator is designed.